PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09–214324

(43)Date of publication of application: 15.08.1997

(51)Int.CI. H03K 19/20

H03K 17/16 H03K 17/687 H03K 19/0948

(21)Application number : 08-015070 (71)Applicant : SHARP CORP


(22)Date of filing: 31.01.1996 (72)Inventor: ENDO SUEO

(54) CMOS LOGIC CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent production of a through-current in the CMOS logic circuit by adding a simple circuit.

SOLUTION: A trailing delay element 11 consisting of a parallel connection circuit with a resistor 5 and a diode 6 is inserted between an input terminal 3 and a gate of a P-channel MOS transistor (TR) 1 and a rising delay element 12 consisting of a parallel connection circuit with a resistor 7 and a diode 8 is inserted between the input terminal 3 and a gate of an N-channel MOS transistor (TR) 2 so as to prevent simultaneous ON period of both the TRs.



LEGAL STATUS

[Date of request for examination] 16.07.1999 [Date of sending the examiner's decision of 29.01.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-214324

(43)公開日 平成9年(1997)8月15日


| (51) Int.Cl.° | | 裁別記号 | 疗内整理番 号 | FI | | | 技術表示箇所 | | |
|---------------|-----------------|------------|----------------|--------------|----------------|---------|--------|-------|----|
| H03K | 19/20 | | | HO3K | 19/20 17/16 | | | | |
| | 17/16 | | | | | | L | | |
| | 17/687 | | | 17 | 17/687 | | F | | |
| | 19/0948 | | | | 19/094 | | В | | |
| | | | | 審査請求 | 京 未請求 | 請求項の数2 | OL | (全 7 | 頁) |
| (21)出願番号 | | 特顏平8-15070 | | (71)出額/ | 0000050 |)49 | | | |
| | | | | | シャー | プ株式会社 | | | |
| (22)出顧日 | 平成8年(1996)1月31日 | | | | 大阪府 | 大阪市阿倍野区 | 長池町2 | 2番22号 | + |
| | | | (72)発明者 | 遠藤 5 | 未男 | | | | |
| | | | | | | 大阪市阿倍野区 | 長池町2 | 2番22号 | シ |
| | | | | (7.4) (0.77) | - | 朱式会社内 | | | |
| | | | | (74)代理/ | 、 | 梅田勝 | | | |
| | | | | | | | | | |
| | | | | | | | | | |
| | | | | | | | | | |
| | | | | | | | | | |
| | | | | | | | | | |
| | | | | | | | | | |
| | | | | | | | | | |

(54) 【発明の名称】 CMOS論理回路

(57)【要約】

【課題】 簡単な回路の追加で、CMOS 論理回路に於ける貫通電流の発生を防止する。

【解決手段】 入力端子3とPチャンネル型MOSトランジスタ1のケートとの間に、抵抗5とダイオード6の並列接続回路から成る立下り遅延素子11を挿入し、また、入力端子3とNチャンネル型MOSトランジスタ2のゲートとの間に、抵抗7とダイオード8の並列接続回路から成る立上り遅延素子12を挿入して、両トランジスタ同時オン期間の発生を防止する。



【待許請求の範囲】

【請求項1】 Pチャンネル型MOSトランジスタとN チャンネル型MOSトランジスタとを組み合わせて構成 されるCMOS論理回路に於いて、

入力端子と上記Pチャンネル型MOSトランジスタのゲートとの間に立下り遅延素子を挿入し、上記入力端子と上記NチャンネルMOSトランシスタのゲートとの間に立上り遅延素子を挿入して成ることを特徴とするCMOS論理回路。

【請求項2】 上記立下り遅延素子及び立上り遅延素子は、それぞれ、ダイオード手段と抵抗手段の並列接続回路から成り、上記立下り遅延素子は、そのダイオード手段の陽極が上記入力端子に接続され、陰極が上記Pチャンネル型MOSトランジスタのゲートに接続されるように挿入され、上記立上り遅延素子は、そのダイオード手段の陰極が上記入力端子に接続され、陽極が上記Nチャンネル型MOSトランジスタのゲートに接続されるように挿入されて成るととを特徴とする、請求項1に記載のCMOS論理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、Pチャンネル型MOSトランジスタとNチャンネル型MOSトランジスタとを組み合わせて構成されるCMOS論理回路(インバータ回路、ナンド回路、ノア回路等)に関するものであり、特に、入力信号の反転時に於ける貫通電流の発生を防止する構成としたCMOS論理问路に関するものである。

[0002]

【従来の技術】MOSトランジスタ等の半導体素子から成るロジックLSIは低消費電力が要望されている。CMOSデバイスの消費電流を押さえるためには、信号の変化点で発生する電源-GND間の貫通電流を少なくすることが最も有効な手段である。貫通電流とは、Pチャンネル型MOSトランジスタとNチャンネル型MOSトランシスタとで構成されるCMOS回路で、信号の変化時に両トランジスタが同時にオンする期間に流れる電源電流である。

【0003】図3に従来技術を示す。これは特開平4-287419号公報に示されるものである。この特開平4-287419号公報に示される、貫通電流を防止したインバータ回路は、Pチャンネル型MOSトランジスタAと、Nチャンネル型MOSトランジスタB及びCとを直列に接続させ、ゲート信号をNチャンネル型MOSトランジスタA、Nチャンネル型MOSトランジスタA、Nチャンネル型MOSトランジスタBという順序で接続させ、その間に遅延回路D1、D2を挿入し、貫通電流を防止している。

【0004】以下、その動作を図4及び図5を参照しながら説明する。

2

【0005】入力信号INかローからハイに変化する場 合は、Nチャンネル型MOSトランジスタCはオフ状態 からオン状態に遷移する。同時に、Pチャンネル型MO SトランジスタAはオン状態から、2個のインバータ回 路で構成された遅延回路DIにより遅延時間分遅れてオ フ状態に遷移する。この遅延回路D1により、Nチャン ネル型MOSトランシスタCとPチャンネル型MOSト ランジスタAは遅延時間分同時にオンしているが、遅延 回路D2によりNチャンネル型MOSトランシスタBは オフ状態であるため貫通電流は発生しない。さらに、入 力信号 I Nは遅延回路 D 2 を経由してローからハイに変 化するため、Nチャンネル型MOSトランジスタBはオ フ状態からオン状態に遷移する。このとき、すでにPチ ャンネル型MOSトランジスタAはオフ状態のため貫通 電流は発生しない。との2つの遅延回路D1. D2とN チャンネル型MOSトランジスタBの付加により、トラ ンジスタA、B、Cか同時にオンする期間がなくなり貫 通電流を防止する。

【0006】又、入力信号INがハイからローに変化する場合は、Nチャンネル型MOSトランジスタCはオン状態からオフ状態に遷移する。同時に、Pチャンネル型MOSトランジスタAはオフ状態から遅延回路D1の時間分遅れてオン状態に遷移するため貫通電流は発生しない。さらに、入力信号INは遅延回路D2を経由してハイからローに変化するため、Nチャンネル型MOSトランジスタBはオン状態からオフ状態に遷移する。このとき、すでにNチャンネル型MOSトランジスタCはオフ状態のため貫通電流は発生しない。

[0007]

30 【発明が解決しようとする課題】上記従来の回路においては、遅延回路を多く使用すればそれだけ両トランジスタが同時にオンする危険性が少なくなるが、そのために当該回路を構成するトランジスタ数が多数必要であり、回路全体のレイアウト面積が大きくなり製造コストがアップしてしまう。また、遅延回路を多く使用した場合、その遅延回路自身の貫通電流が発生するため、結局、同路全体で貫通電流が流れるという問題は解決されていない。従って、従来技術のインバータ回路は大電流供給能力のある出力バッファには有効であるが、LSI内部回40路には不適当である。

【0008】本発明は、上記従来技術の欠点を改良し、 最小限の回路追加により、出力バッファ、内部回路いず れにも適用可能な低消費電力のCMOS論理回路を提供 するものである。

[0009]

【課題を解決するための手段】本発明のCMOS論理回路は、Pチャンネル型MOSトランジスタとNチャンネル型MOSトランジスタとを組み合わせて構成されるCMOS論理回路に於いて、入力端子と上記Pチャンネル50型MOSトランジスタのゲートとの間に立下り遅延素子

を挿入し、上記入力増子と上記NチャンネルMOSトラ ンシスタのゲートとの間に立上り遅延素子を挿入して成 ることを特徴とするものである。

【0010】また、上記立下り遅延素子及び立上り遅延 崇子は、それぞれ、ダイオード手段と抵抗手段の並列接 続回路から成り、上記立下り逞延崇子は、そのダイオー ド手段の時柄が上記入力端子に接続され、陰柄が上記P チャンネル型MOSトランジスタのゲートに接続される ように挿入され、上記立上り遅延崇子は、そのダイオー 下手段の陰極が上記入力端子に接続され、陽極が上記N チャンネル型MOSトランジスタのゲートに接続される ように挿入されて成ることを特徴とするものである。

【0011】本発明によれば、Pチャンネル型MOSト ランジスタの入力信号は緩やかな立下りとなり、オフ期 間が延長される。一方、Nチャンネル型MOSトランジ スタの入力信号は緩やかな立上りとなり、オフ期間が延 長される。

【0012】すなわち、入力信号がローからハイに変化 する場合、Pチャンネル型MOSトランジスタのゲート 入力信号は通常に立ち上がるが、Nチャンネル型MOS トランジスタのゲート入力信号は緑やかに立ち上がる。 これにより、Pチャンネル型MOSトランジスタがオン 状態からオフ状態に遷移した後に、Nチャンネル型MO Sトランジスタがオフ状態からオン状態に遷移し、両ト ランジスタ共にオンとなる期間が生じないため、貫通電 流は生じない。

【0013】また、入力信号がハイからローに変わる場 合は、Nチャンネル型MOSトランジスタのゲート入力 信号は通常に立ち下がるが、Pチャンネル型MOSトラ ンジスタのゲート入力信号は緩やかに立ち下がる。これ により、Nチャンネル型MOSトランジスタがオン状態 からオフ状態に遷移した後に、Pチャンネル型MOSト ランジスタがオフ状態からオン状態に遷移し、両トラン ジスタが共にオンとなる期間が生じないため貫通電流は 生じない。

[0014]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態について説明する。

【0015】図1は本発明の一実施形態(インバータ回 路)の回路構成図である。

【0016】図に於いて、1及び2は、それぞれ、CM OSインバータ回路を構成するPチャンネル型MOSト ランシスタ及びNチャンネル型MOSトランジスタであ り、9は電源、10はGNDである。3は入力信号IN が入力される入力端子、4は出力信号OUTが出力され る出力端子である。入力端子3と、Pチャンネル型MO Sトランジスタ1のゲート間には、抵抗5とダイオード 6の並列接続回路から成る立下り遅延素子11が挿入さ れており、また、入力端子3と、Nチャンネル型MOS

の並列接続回路から成る立上り逗延売子12か挿入され ている。

【0017】以下、図1に示すインハータ回路の動作を 図2のタイミングチャートに従って説明する。

【0018】入力信号 I Nの信号レベルが"L"から "H"に変化する場合に於いては、逞延素子11のダイ オード6には順方向電圧が印加される。一方、逞延崇子 12のダイオード8には逆方向電圧が印加される。した がって、Pチャンネル型MOSトランシスタ1のゲート 10 入力信号 a は急速に "L" から "H" に立ち上がるか、 Nチャンネル型MOSトランジスタ2のゲート入力信号 bは短やかに"L"から"H"に立ち上がる。したかっ て、ゲート入力信号aの電圧レベルが、時刻t、に於い て、Pチャンネル型MOSトランジスタ1のしきい値電 圧Vpを超えて、Pチャンネル型MOSトランジスタ1 がオフとなった時点で、ゲート入力信号りの電圧レベル は、まだ、Nチャンネル型MOSトランジスタ2のしき い値電圧Vaに達しておらず、Nチャンネル型MOSト ランジスタ2はオフ状態を保っている。その後、ゲート 入力信号bのレベルが上昇し、時刻t¸に於いて、Nチ ャンネル型MOSトランジスタ2のしさい値電圧V"を 超えたとき、Nチャンネル型MOSトランジスタ2はオ ンとなるが、Pチャンネル型MOSトランジスタ1は既 にオフとなっているので貫通電流は生じない。

【0019】一方、入力信号INの信号レベルが"H" から "L" に変化する場合に於いては、遅延壽子 1 1 の ダイオード6には逆方向電圧が印加され、遅延素子12 のダイオード8には順方向電圧が印加される。したがっ て、Pチャンネル型MOSトランジスタ1のゲート入力 信号aは緩やかに立ち下がり、一方、Nチャンネル型M OSトランジスタ2のゲート入力信号 b は急速に立ち下 がる。したがって、時刻t」に於いて、ゲート入力信号 bのレベルがNチャンネル型MOSトランジスタ2のし きい値電圧V"以下になって、Nチャンネル型MOSト ランジスタ2がオフとなった時点で、ゲート入力信号 a は、まだ、Pチャンネル型MOSトランジスタ1のしき い値電圧Vpに達しておらず、Pチャンネル型MOSト ランジスタ1はオフ状態を保っている。その後、ケート 入力信号a のレベルが下降し、時刻 t 、に於いて、 Pチ 40 ャンネル型MOSトランジスタ1のしきい値電圧Vpを 超えたとき、Pチャンネル型MOSトランジスタ1はオ ンとなるが、Nチャンネル型MOSトランジスタ2は既 にオフとなっているので貫通電流は生じない。

【0020】上述の実施形態は、本発明をインバータ同 路に於いて実施したものであるが、本発明は、ナンド回 路或いはノア回路等のCMOS論理回路に於いても、同 様に実施できるものである。2入力ナンド回路に於いて 実施した場合を図6に、また、2入力ノア回路に於いて 実施した場合を図7に示す。図6或いは図7に示すよう トランジスタ2のケート間には、抵抗7とダイオード8 50 に、ナンド回路或いはノア回路に於いて、本発明に係る

立下り逞延素子及び立上り逞延素子を設けることによ り、同様に、入力信号(IN1, IN2)の変化時点に 於ける貫通電流の発生を防止することができるものであ

【0021】なお、本発明に於ける逞延索子を構成する タイオート手段及び抵抗手段は、それぞれ、ダイオード 穩能及び抵抗機能を有するものであればよい。

[0022]

【発明の効果】以上詳細に説明したように、本発明によ れば、極めて簡単な回路でCMOS論理回路に於ける費 10 2 Nチャンネル型MOSトランシスタ 通電流の発生を防止することができるものであり、集積 回路のレイアウト面積の縮小、高集積化、コストダウン を図ることができるものである。

【図面の簡単な説明】

【図1】本発明の一実施形態の回路構成図である。

【図2】同実施形態の動作説明に供するタイミングチャ ートである。

【図3】従来のインバータ回路の回路構成図である。

*【図4】従来のインバータ回路の動作説明に供するタイ ミングチャートである。

【図5】従来のインバータ回路の動作説明に供するタイ ミングチャートである。

【図6】本発明の他の実施形態の回路構成図である。

【図7】本発明の更に他の実施形態の回路構成図であ る。

【符号の説明】

1 Pチャンネル型MOSトランシスタ

3 入力端子

4 出力端子

5,7 抵抗

6,8 ダイオード


9 電源

10 GND


11 立下り遅延素子

12 立上り遅延素子


【図1】




【図3】




[図2]




【図4】



【図5】




[図6]




[遅延素子 11]

[遅延素子12]



[國7]



[遅延素子 11]

[遅延素子12]

